摘 要：提出一种基于DDS和FPGA技术的通用多通道PCI数据采集卡的实现方案。采用DDS器件输出信号经过整形分频后作为数据采集卡的采样时钟，从而实现了任意采样率的设定，同时使用FPGA实现了多种可编程触发方式。 

    在水声测量和许多其他应用领域中，待测信号的频率范围都是比较宽的。比如在水声领域，远距离水声通信、浅层剖面声纳或被动噪声测量中经常使用的频率可低到1-2KHz甚至几百Hz；而高分辨率成像声纳等通常使用的声信号频率为几百KHz甚至1-2MHz。对于不同频率范围的信号，通常要求的采样率也不同。有时为了配合信号处理算法，甚至要求采样率可以在一定范围内随意设定，这就对数据采集卡的采样时钟发生器提出了较高要求。
   
    通常数据采集系统中采用的采样时钟发生器结构如下图所示：

    

    图1  采样时钟发生器的一般结构

    其中M、N是两个可编程分频器，在锁相环的反馈支路中串有分频器M，因而输出采样时钟频率为时钟源频率的（M/N）倍。但是由于分频比M、N均为整数，并且锁相环工作的频率范围有限，M只能在很有限的范围内取值，因而输出采样时钟的可调范围有限，且调整步长较大。此外，锁相环的设计和调整也比较困难，成本较高。为了更好的解决这一问题，本文提出了以直接数字式频率合成(DDS)器件为核心的新型采样时钟发生器结构。

    1 基于DDS技术的采样时钟发生器

    1.1 DDS技术简介

    DDS技术出现于二十世纪70年代，它是一种全数字频率合成技术。它将先进的数字信号处理理论与方法引入信号合成领域，实现了合成信号的频率转换速度与频率准确度之间的统一。它具有相位变换连续、频率转换速度快、频率分辨率极高、相位噪声低、易于用微机等多种方法控制以及体积小、集成度高等多种优点，因而近年来DDS在理论和应用上得到了飞速的发展。

    

    图2  DDS的基本结构

    DDS的基本结构如图2所示。讲述DDS原理的文章很多，本文就不再赘述了。

    1.2 DDS采样时钟发生器结构

    由于DDS器件具有输出频率可以精确数控，且频率转换方便、频率分辨率高的特点，因而很适合作为数据采集系统的时钟源。用DDS器件构成的采样时钟发生器结构如图3所示：

    

    图3  用DDS器件构成的采样时钟发生器

    由计算机或其他MCU向DDS器件送出频率控制字，产生预定频率和幅度的正弦波信号。由于DDS输出的正弦信号频谱纯度不很高，含有较多的高频成分，如果没有滤除这些高频成分就直接进行整形，会造成输出时钟信号出现大量尖刺，使得采样孔径抖动严重，将极大的损害采集系统的性能。因此，在DDS的输出端接入了低通滤波器，经过滤波后的正弦信号经过整形电路后得到相同频率的TTL电平时钟信号。这个时钟信号经过可编程分频器（这部分的功能在后面详述）后的输出就作为整个采样和A/D变换的采样时钟。