随着现代工业生产和科学研究对数据采集要求的日益提高，在瞬态信号测量、图像处理等一些高速、高精度的测量中，需要高速采集数据。现在通用的高速数据采集卡一般多是PCI卡或ISA卡，存在以下缺点：安装复杂，价格昂贵，受计算机插槽数量、地址、中断资源限制，可扩展性差，在一些电磁干扰性强的测试现场，无法专门对其做电磁屏蔽，导致采集的数据失真。

    本数据采集卡采用Philips公司的LPC2142微控制器(基于ARM7内核，内置了宽范围的 USB 2.0串行通信接口)，有效地解决了传统高速数据采集卡的缺陷。

    2 基于 ARM的数据采集卡原理

    本系统主要由双通道模／数转换器AD9238、ARM微控制器及 FPGA器件EP1C3T100组成。结构框图如图1所示。AD9238具有A、B两个通道，前端的差分放大器对模拟信号放大后送至AD9238，由AD9238将模拟信号转换成12位的数字信号，同时送至FPGA中的FIFO缓存器。由LabVIEW设件制作的界面向LPC2142发送控制指令，LPC2142读取FIFO缓存器中的数据并通过USB端口发送给主机。主机还可通过界面菜单选择采样频率、采样的起始点、模拟信号调理及读取精度测频数据等。 

    3 数据采集卡的硬件结构

    3.1 AD9238简介

     AD9238是美国模拟器件公司(ADI)推出的12位、双通道模数转换器。该转换器分为3种型号，采样率最高分别可达20 MS／s,40 MS／s和65 MS／s。它提供与单通道A／D转换器同样优异的动态性能，但是具有比采用2个单通道A／D转换器更好的抗串扰性能；采用单3 V供电(2.7 V～3.6 V)；Rsn=70 dBc；Rsfd=85 dBc；ENOB=11.3 b；差分输入时有500 MHz的3 dB带宽；带有片上的参考电压和SHA；1～2 Vpp的模拟输入范围；输出数据格式为偏移一进制码或者一进制补码。

    AD9238的两个通道分别采用一个AD8138做为运放驱动器。I／O两路中频模拟信号分别经过2个AD8138变为差分信号送给A／D转换器(第2，3，14，IS引脚)。

    高速ADC对时钟的占空比很敏感，一般来说需要有50％(±5％)的占空比。AD9238给每个通道单独提供时钟(引脚CLK_A和CLK_B)，当2个通道的采样时钟同频同相时，性能较好，当2个通道不同步时，性能会有所下降。

    本数据采集卡采用40 MHz的AD9238，单双通道选择和转换频率可由软件控制。

    3.2 Cyclone系列FPGA器件

    由于高速数据采集系统的特殊要求，在众多FPGA器件中选择了Altera公司的Cyclone系列器件。Cyclone系列基于先进的Stratix的工艺构架，为高速应用提供了极高的性价比，此外Cyelone系列器件内部RAM存储器可以生成FIFO缓存器，为高速采样提供缓存空间。

    Altera公司的Quartus II软件是一款易于使用的综合开发工具，它集成了Altera的FPGA／CPLD开发流程中所涉及的所有工具和第三方软件接口，界面友好，为设计提供了便利条件。

    这里FPGA器件主要完成数据缓存、等精度测频、采样频率分频及触发控制等工作。

    3.3 FPGA在触发控制中的应用

    由于此数据采集卡是高速缓存式的，缓存空间有限，所以不能采用连续式采集方式，而采用触发式采集方式。为了提高数据采集卡的适用能力，不仅可以采集周期信号，而且可以采集触发信号，还可手动触发采集，笔者增加了触发点捕捉电路。系统主要由AD8561电压比较器和FPGA器件组成，AD8561转换速度很高，可满足判断速度足够高的要求。首先模拟信号送到AD8561比较器的正输入端，负输入端连接至LPC2142的D／A转换器输出端，LPC2142的D／A转换器输出电压作为AD8561比较器的参考电压，此参考电压可以通过向LPC2142的D／A转换器的寄存器写入不同值进行调节，此调节最终通过由LabVIEW制作的界面控制。当输人信号电压高于参考电压时，AD8561的输出端TOUT拉高，TOUT的电平可以通过向AD8561的LATCH端输入高电平进行锁存。触发控制电路图如图2所示。

    在手动采集方式下，TRIENO为低电平，TRIEN1高电平，当缓存器为空即FWr_FUL为高电平，通过LabVIEW制作的界面控制QSTART为高电平时，FWr_EN被拉高进行数据采集。当缓存器满时FWr_FUL被拉低，停止采集数据。

    在输入信号触发方式下，TRIEN0和QSTART为低电平，当缓存器为空即FWr_FUL为高电平，输入信号电压高于比较器的参考电压时，TOUT被拉高，FWr_EN被拉高进行数据采集。当缓存器满时FWr_FUL被拉低，停止采集数据。拉高TRIEN1后读取缓存数据。

    采集周期信号和输入信号触发方式相似，只是保持TRIEN1为高电平。在读取缓存数据时．触发信号到来后采集数据。